TRAITE COOPERATION EN MATIERS DE BREVETS

PCT

NOTIFICATION DE L'ENREGISTREMENT D'UN CHANGEMENT

	Expéditeur: le BUREAU INTERNATIONAL
PCT	Destinataire:
NOTIFICATION DE L'ENREGISTREMENT D'UN CHANGEMENT (règle 92bis.1 et instruction administrative 422 du PCT) Date d'expédition (jour/mois/année) 02 mai 2001 (02.05.01)	GUERIN, Michel Thales Propriété Intellectuelle Dépt. Brevets 13, avenue du Président Salvador Allende F-94117 Arcueil Cedex FRANCE
Référence du dossier du déposant ou du mandataire 61822	NOTIFICATION IMPORTANTE
Demande internationale no PCT/FR00/02065	Date du dépôt international (jour/mois/année) 18 juillet 2000 (18.07.00)
Les renseignements suivants étaient enregistrés en ce qui co X le déposant l'inventeur	ncerne: le mandataire le représentant commun
Nom et adresse THOMSON-CSF SEXTANT	Nationalité (nom de l'Etat) Domicile (nom de l'Etat) FR FR
Aérodrome de Villacoublay F-78140 Vélizy Villacoublay FRANCE	no de téléphone
	no de télécopieur
	no de téléimprimeur
2. Le Bureau international notifie au déposant què le changeme Ia personne X le nom I'adresse	
Nom et adresse	Nationalité (nom de l'Etat) Domicile (nom de l'Etat)
THALES AVIONICS S.A. Aérodrome de Villacoublay	FR FR
F-78140 Vélizy Villacoublaý FRANCE	The de telephone
	no de télécopieur
	no de téléimprimeur
3. Observations complémentaires, le cas échéant: L'adresse du mandataire a également été changé	e
4. Une copie de cette notification a été envoyée:	
X à l'office récepteur	aux offices désignés concernés
à l'administration chargée de la recherche internationale	X aux offices élus concernés
X à l'administration chargée de l'examen préliminaire inter	rnational autre destinataire:
	Egnetionnoire autorioé:

Bureau international de l'OMPI 34, chemin des Colombettes 1211 Genève 20, Suisse

Philippe Bécamel

no de téléphone (41-22) 338.83.38

PCT

NOTIFICATION D'ELECTION

(règle 61.2 du PCT)

Expéditeur:	le	Вί	JREAU	INTERN	ATIONAL
-------------	----	----	--------------	--------	---------

Destinataire:

Commissioner
US Department of Commerce
United States Patent and Trademark
Office, PCT
2011 South Clark Place Room
CP2/5C24
Arlington, VA 22202
ETATS-UNIS D'AMERIQUE

Date d'expédition (jour/mois/année) 09 avril 2001 (09.04.01)	ETATS-UNIS D'AMERIQUE en sa qualité d'office élu
Demande internationale no	Référence du dossier du déposant ou du mandataire
PCT/FR00/02065	61822
Date du dépôt international (jour/mois/année)	Date de priorité (jour/mois/année)
18 juillet 2000 (18.07.00)	30 juillet 1999 (30.07.99)
Déposant	
ROBERT, Philippe	

1.	L'office désigné est avisé de son élection qui a été faite:
	dans la demande d'examen préliminaire international présentée à l'administration chargée de l'examen préliminaire international le:
	13 décembre 2000 (13.12.00)
	dans une déclaration visant une élection ultérieure déposée auprès du Bureau international le:
2.	L'élection X a été faite
	n'a pas été faite
	avant l'expiration d'un délai de 19 mois à compter de la date de priorité ou, lorsque la règle 32 s'applique, dans le délai visé à la règle 32.2b).
	•

Bureau international de l'OMPI 34, chemin des Colombettes 1211 Genève 20, Suisse Fonctionnaire autorisé

Henrik Nyberg


no de téléphone: (41-22) 338.83.38

no de télécopieur: (41-22) 740.14.35

37

TRAITE E COOPERATION EN MATI E DE BREVETS

PCT



RAPPORT D'EXAMEN PRELIMINAIRE INTERNATIONAL

(article 36 et règle 70 du PCT)

Référence mandatai 61822	e du de re	ossier du déposant ou du	POUR SUITE A DON	voir la NER prélim	notification de transmission du rapport d'examen naire international (formulaire PCT/IPEA/416)				
Demande	intern	ationale n°	Date du dépot international	jour/mois/anné	e) Date de priorité (jour/mois/année)				
PCT/FF	100/0	2065	18/07/2000	30/07/1999					
Classifica H01L21		ernationale des brevets (CIB)	ou à la fois classification nati	onale et CIB					
Déposant									
THALES	AVI	ONICS S.A.et al.	•						
 Le présent rapport d'examen préliminaire international, établi par l'administaration chargée de l'examen préliminaire international, est transmis au déposant conformément à l'article 36. 									
2. Ce F	APP	ORT comprend 4 feuilles,	y compris la présente feui	e de couvert	ure.				
l I	 II est accompagné d'ANNEXES, c'est-à-dire de feuilles de la description, des revendications ou des dessins qui ont été modifiées et qui servent de base au présent rapport ou de feuilles contenant des rectifications faites auprès de l'administration chargée de l'examen préliminaire international (voir la règle 70.16 et l'instruction 607 des Instructions administratives du PCT). Ces annexes comprennent 3 feuilles. 								
3. Le pr	ésent	rapport contient des indic	cations relatives aux points	suivants:					
1	\boxtimes	Base du rapport							
11		Priorité							
111		Absence de formulation d'application industrielle	d'opinion quant à la nouve	auté, l'activité	inventive et la possibilité				
IV		Absence d'unité de l'inve	ention						
V	☒	Déclaration motivée selo d'application industrielle;	on l'article 35(2) quant à la citations et explications à	nouveauté, l'a	activité inventive et la possibilité te déclaration				
VI		Certains documents cité							
VII		Irrégularités dans la dem	nande internationale						
VIII		Observations relatives à	la demande internationale						
Date de pré	sentat le	ion de la demande d'examen	préliminaire Da	e d'achèvemer	t du présent rapport				
13/12/200	00		30.	10.2001					
		ostale de l'administration cha aire international:	rgée de For	ctionnaire auto	risé				
<u>)</u>))	D-80 Tél	e européen des brevets 298 Munich +49 89 2399 - 0 Tx: 523656 6	· Ppmu d	hr v.Stasze	vski,G.				
	rax:	+49 89 2399 - 4465	l N°	le téléphone 🚣	9 89 2399 2279				

RAPPORT D'EXAMEN PRÉLIMINAIRE INTERNATIONAL

Demande internationale n° PCT/FR00/02065

I. Bas du rapport

1	a i ra _i	En ce qui concerne les éléments de la demande internationale (les feuilles de remplacement qui ont été remises à l'office récepteur en réponse à une invitation faite conformément à l'article 14 sont considérées dans le présent rapport comme "initialement déposées" et ne sont pas jointes en annexe au rapport puisqu'elles ne contiennent pas de modifications (règles 70.16 et 70.17)):							
	De	escription, pages:							
	1-1	10	version initiale						
	Re	evendications, N°:							
	1-1	10	reçue(s) le	30/08/2001	avec la lettre du	30/08/2001			
	De	ssins, feuilles:							
	1/3	3-3/3	version initiale						
					•				
2.	En ce qui concerne la langue, tous les éléments indiqués ci-dessus étaient à la disposition de l'administration ou lui ont été remis dans la langue dans laquelle la demande internationale a été déposée, sauf indication contraire donnée sous ce point.								
	Ces	s éléments étaient à	la disposition de l'administration	n ou lui ont été	é remis dans la langu	e suivante: , qui est :			
		la langue d'une tra	duction remise aux fins de la re	cherche interr	nationale (selon la rèc	lle 23.1(b)).			
			ation de la demande internatior						
			duction remise aux fins de l'exar			on la règle 55.2 ou			
3.	inte	ce qui concerne les rnationale (le cas éc uences :	séquences de nucléotides ou chéant), l'examen préliminaire in	d'acide amir Iternationale a	nés divulguées dans l a été effectué sur la ba	a demande ase du listage des			
		contenu dans la de	mande internationale, sous forn	ne écrite.					
			mande internationale, sous form		par ordinateur.				
			nt à l'administration, sous forme						
			nt à l'administration, sous forme		oar ordinateur.				
		La déclaration, selo	on laquelle le listage des séquer te dans la demande telle que de	nces par écrit	et fourni ultérieureme	nt ne va pas au-delà			
		La déclaration, selo	on laquelle les informations enre es séquences Présenté par écri	gistrées sous	déchiffrable par ordir	nateur sont identiques à			

4. Les modifications ont entraîné l'annulation :



		de la description, pages : des revendications, n°s : des dessins, feuilles :				
5.		70.2(c)):	osé de	l'invention tel qu'il	certaines) des modifications, qui ont été considérées il a été déposé, comme il est indiqué ci-après (règle cations de cette nature doit être indiquée au point 1 et	
6.		ervations complémentaires, le d		néant :		
V.	Décl d'ap	aration motivée selon l'article plication industrielle; citation	e 35(2) is et ex	quant à la nouve plications à l'ap	eauté, l'activité inventive et la possibilit ´ pui de cette déclaration	
1.	Décl	aration				
	Nouv	/eauté	Oui : Non :	Revendications Revendications	1-10	
	Activ	ité inventive	Oui : Non :	Revendications Revendications	1-10	
	Poss	ibilité d'application industrielle		Revendications Revendications	1-10	

2. Citations et explications voir feuille séparée

C nc rnant I point V

Déclaration motivée selon l'article 35(2) quant à la nouveauté, l'activité inventiv et la possibilité d'application industrielle; citations et explications à l'appui d cette déclaration

La combinaison des étapes décrite dans la revendication 1 n'est pas comprise 1. dans l'état de la technique disponible et n'en découle pas à l'évidence.

En outre, la combinaison des caractéristiques décrite dans la revendication 9 n'est pas comprise dans l'état de la technique et n'en découle pas de manière évidente.

Les revendications 1 et 9 replissent donc les conditions énoncées dans les articles 33.1-33.3 PCT.

15

20

25

30

REVENDICATIONS

- Procédé de fabrication de connexions conductrices
 traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1), caractérisé en ce qu'il comprend les étapes consistant :
 - à creuser dans le substrat (1), du côté de la face arrière (3), des cavités (5) ayant une profondeur (P_d) et une section déterminées pour délimiter par ces cavités des plots (4) de section déterminée destinés à assurer la conduction électrique entre les deux faces (2, 3),
 - à combler les cavités (5) avec un matériau diélectrique (7), pour isoler le plot du reste du substrat et pour solidariser le plot avec le substrat,
 - à creuser la face avant du substrat en regard de chaque plot pour le rendre débouchant et ainsi transformer le plot en connexion conductrice traversante,
 - et à matérialiser les points de contact (10) en regard de chaque face débouchante de chaque plot (4) en déposant sur ces faces un matériau conducteur (11) isolé du substrat.
 - 2. Procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) selon la revendication 1, caractérisé en ce que le comblement des cavités (5) consiste :
 - à déposer le matériau diélectrique (7) dans les cavités (5),
 - à retirer, de la surface du substrat (1), les débordements du dépôt du matériau diélectrique (7) en amincissant la face arrière (3) du substrat (1) jusqu'à découvrir les plots (4).
 - 3. Procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) selon la revendication 1, caractérisé en ce qu'il consiste, après délimitation des plots (4) et avant le comblement des cavités (5),
- à métalliser les plots (4) en effectuant le dépôt d'une couche conductrice (6) sur les plots.

. (6)

•

.

5

- 4. Procédé de fabrication de connexions conductrices traversant s entre la face avant (2) et la face arrière (3) d'un substrat (1) selon la revendication 3, caractérisé en ce que le comblement des cavités (5) consiste :
 - à déposer le matériau diélectrique (7) dans les cavités (5),
- à retirer, de la surface du substrat (1), les débordements du dépôt du matériau diélectrique (7) en amincissant la face arrière (3) du substrat (1) jusqu'à découvrir les plots (4),
- à retirer la couche conductrice (6), de la surface du substrat (1), par un amincissement des faces (2, 3) métallisées du substrat (1).
 - 5. Procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il consiste :
 - à amincir le substrat (1) jusqu'à découvrir le matériau diélectrique contenu dans les cavités (5) pour rendre les plots (4) débouchants sur la face avant (2) du substrat (1).
- 6. Procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) selon l'une quelconque des revendications 1 et 2, caractérisé en ce qu'il consiste :
- à creuser la face avant (2) du substrat (1) en regard de chaque 25 plot jusqu'à atteindre le matériau diélectrique (7) contenu dans les cavités (5) pour rendre les plots (4) débouchants sur la face avant (2) du substrat (1).
 - 7. Procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) selon l'une des revendications 1 à 6, caractérisé en ce que la matérialisation des points de contacts (10) consiste :
 - à déposer une couche isolante (8) du côté (2, 3) des faces débouchantes des plots (4),

:

- à ouvrir une zone de contact (9) en regard de chaque face débouchante des plots (4) par masquage et gravure de la couch isolante (8),
- à déposer une couche conductrice (11) du côté (2, 3) des faces débouchantes des plots (4),
 - à découper les points de contact (10) par masquage et gravure de la couche conductrice (11).
- 8. Procédé de fabrication de connexions conductrices 10 traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) selon l'une quelconque des revendications 1 à 7, caractérisé en ce que l'matériau diélectrique (7) de comblement est du verre.
- 9. Substrat (1) de silicium équipé de connexions conductrices traversantes entre sa face avant (2) et sa face arrière (3), caractérisé en ce que les connexions conductrices sont des plots de silicium s'étendant sur toute la hauteur du substrat, entourés par un matériau diéléctrique qui les délimite et qui les maintient solidaires du substrat, ces plots débouchant sur les deux faces du substrat et des points de contact étant formés en regard de chaque face débouchante de chaque plot par un matériau conducteur isolé du substrat.
- 10. Substrat selon la revendication 9, caractérisé en ce que les plots de silicium sont revêtus sur toute leur hauteur d'une métallisation conductrice elle-même entourée par le matériau diélectrique.

TRAITE DE COOPERATION EN MATIERE DE BREVETS
PCT

RAPPORT DE RECHERCHE INTERNATIONALE

(article 18 et règles 43 et 44 du PCT)

Référence du dossier du déposant ou du mandataire 61822	POUR SUITE Voir la (formu A DONNER	notification de transm llaire PCT/ISA/220) et	nission du rapport de t, le cas échéant, le	e recherche internationale point 5 ci-après					
Demande internationale n°	Date du dépôt internation	al <i>(jour/mois/année)</i>	(Date de priorité (la (jour/mois/année)	plus ancienne)					
PCT/FR 00/02065	18/07/20	000	•	07/1999					
Déposant)éposant								
THOMSON-CSF SEXTANT									
Le présent rapport de recherche internation déposant conformément à l'article 18. Une				ale, est transmis au					
deposant comornement a ratticle 16. On	e copie en est transmise au	Dureau international	•						
Ce rapport de recherche internationale co	mprend3	feuilles.							
II est aussi accompagné d	l'une copie de chaque docu	iment relatif à l'état de	e la technique qui y	est cité.					
Base du rapport									
a. En ce qui concerne la langue , la langue dans laquelle elle a été dé				nternationale dans la					
la recherche international	e a été effectuée sur la bas	e d'une traduction de	la demande interna	tionale remise à l'administration.					
b. En ce qui concerne les séquence la recherche internationale a été e	effectuée sur la base du list	age des séquences :	ées dans la demand	e internationale (le cas échéant),					
	internationale, sous forme internationale, sous forme		nateur						
	dministration, sous forme é	•	natour.						
	dministration, sous forme d		teur.						
			et fourni ultérieurem	ent ne vas pas au-delà de la					
	divulgation faite dans la demande telle que déposée, a été fournie. La déclaration, selon laquelle les informations enregistrées sous forme déchiffrable par ordinateur sont identiques à celles du listage des séquences présenté par écrit, a été fournie.								
2. Il a été estimé que certa	ines revendications ne po	ouvalent pas faire i'c	objet d'une recherc	he (voir le cadre I).					
3. Il y a absence d'unité de	l'Invention (voir le cadre l	I).							
4. En ce qui concerne le titre.									
	u'il a été remis par le dépo	sant.							
Le texte a été établi par l'a	administration et a la teneu	suivante:		•					
				·					
5. En ce qui concerne l'abrégé,									
, LAJ	u'il a été remis par le dépo								
				3.2b). Le déposant peut expédition du présent rapport					
6. La figure des dessins à publier avec			5						
X suggérée par le déposant				Aucune des figures n'est à publier.					
parce que le déposant n'a				n eat a publier.					
parce que cette figure car	actérise mieux l'invention.								

RAPPORT DE RECHERCHE INTERNATIONALE

Demande Internationale No FR 00/02065

• •						_	
	LI VE	SEMENT	איו אח	1R IFT	DE I A	DR S	ne -
α.	CLAC	3 (JUY 1	V	COMMI	D- ,
~	7 N 7	110	1 I A	1/76	^	HO1L	2 2 1 A C
1.	TR 7		11'7	I / / h	. 💆	M(1) (1)	7 4 / /1 >

Selon la classification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB

B. DOMAINES SUR LESQUELS LA RECHERCHE À PORTE

Documentation minimale consultée (système de classification suivi des symboles de classement) C1B 7 H01L

Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche

Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si réalisable, termes de recherche utilisés)

INSPEC, EPO-Internal, PAJ

C. DOCUM	NTS CONSIDERES COMME PERTINENTS	
Catégorie °	Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no, des revendications visées
А	EP 0 926 726 A (ST MICROELECTRONICS SRL) 30 juin 1999 (1999-06-30) figures 16-18	1,10-12
Α	US 4 978 639 A (CHAN SIMON S ET AL) 18 décembre 1990 (1990-12-18) le document en entier	1,10-12
	-/	
X Voir	a suite du cadre C pour la fin de la liste des documents X Les documents de famille:	s de brevets sont indiqués en annexe

° Catégories spéciales de documents cités: "A" document définissant l'état général de la technique, non considéré comme particulièrement pertinent	"T" document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenenant pas à l'état de la technique pertinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention
 "E" document antérieur, mais publié à la date de dépôt international ou après cette date "L" document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'indiquée) "O" document se référant à une divulgation orale, à un usage, à une exposition ou tous autres moyens "P" document publié avant la date de dépôt international, mais postérieurement à la date de priorité revendiquée 	"X" document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré isolément document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme impliquant une activité inventive lorsque le document est associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente pour une personne du métier "&" document qui fait partie de la même famille de brevets
Date à laquelle la recherche internationale a été effectivement achevée	Date d'expédition du présent rapport de recherche internationale
14 septembre 2000	21/09/2000
Nom et adresse postale de l'administration chargée de la recherche internation Office Européen des Brevets, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk	nale Fonctionnaire autorisé
Tel. (+31–70) 340–2040, Tx. 31 651 epo nl, Fax: (+31–70) 340–3016	Königstein, C



RAPPORT DE RECHERCHE INTERNATIONALE Demande internationale No /FR 00/02065

C.(suite)_DOCUMENTS CONSIDERES COMME PERTINENTS	
Catégorie de identification des documents cités, avec, le cas échéant, l'indicationdes passag	es pertinents no. des revendications visées
GULDAN A ET AL: "METHOD FOR PRODUCING VIA-CONNECTIONS IN SEMICONDUCTOR WAFERS USING A COMBINATION OF PLASMA AND CHEMICAL ETCHING" IEEE TRANSACTIONS ON ELECTRON DEVICES,US,IEEE INC. NEW YORK, vol. ED-30, no. 10, 1 octobre 1983 (1983-10-01), pages 1402-1403, XP002048887 ISSN: 0018-9383 le document en entier	1,10-12
•	

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No
FR 00/02065

	Patent document cited in search report				Publication date	Patent family member(s)	Publication date	
-	EP. 0926726	Α	30-06-1999	NONE				
	US 4978639	Α	18-12-1990	NONE				

Translation.

PATENT COOPERATION EATY

PCT

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

Applicant's or agent's file reference 61822	FOR FURTHER ACTION		ionofTransmittalofInternational Preliminary Report (Form PCT/IPEA/416)
International application No. PCT/FR00/02065	International filing date (day/m 18 July 2000 (18.07	-	Priority date (day/month/year) 30 July 1999 (30.07.99)
International Patent Classification (IPC) or n H01L 21/768	ational classification and IPC		
Applicant	THALES AVIONICS	S S.A.	
and is transmitted to the applicant ac 2. This REPORT consists of a total of This report is also accompanion amended and are the basis for 70.16 and Section 607 of the A These annexes consist of a tot 3. This report contains indications related to the A I Basis of the report II Priority III Non-establishment of IV Lack of unity of inverse and explanated to the A VI Reasoned statement to the Contain and explanated to the A VI Certain documents circles to the A Certain defects in the A Certain defe	d sheets, including sheets and/or sheets contain Administrative Instructions under all of 3 sheets. If opinion with regard to novelty, antion ander Article 35(2) with regard to tions supporting such statement sheets.	g this cover shape the description ing rectificate the PCT).	n, claims and/or drawings which have been ions made before this Authority (see Rule
Date of submission of the demand	Date of c	ompletion of	this report
13 December 2000 (13.1	2.00)	30 Oc	tober 2001 (30.10.2001)
Name and mailing address of the IPEA/EP	Authoriz	ed officer	
Facsimile No.	Telephon	ie No.	

Form PCT/IPEA/409 (cover sheet) (July 1998)

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No.

PCT/FR00/02065

I. Dasis	of the re	port .	•
1. With	regard to	the elements of the international application:*	
	the inte	mational application as originally filed	
	the des	cription:	
	pages	1-10	, as originally filed
	pages		, filed with the demand
	pages	, filed with the letter of	, med with the demand
\bowtie	the clai	ms:	
	pages		, as originally filed
	pages	, as amended (together	with any statement under Article 19
	pages		, filed with the demand
	pages	, filed with the letter of	30 August 2001 (30.08.2001)
\boxtimes	the drav	vings:	
كع	pages	1/3-3/3	, as originally filed
	pages		, filed with the demand
	pages	, filed with the letter of	, med with the definition
Γ.			
П,		nce listing part of the description:	
	pages		, as originally filed
	pages .		, filed with the demand
	pages -	, filed with the letter of	
These	the lang the lang or 55.3) regard ninary ex containe filed tog furnishe The stai internati The stai	to any nucleotide and/or amino acid sequence disclosed in the international amination was carried out on the basis of the sequence listing: and in the international application in written form. bether with the international application in computer readable form. d subsequently to this Authority in written form. d subsequently to this Authority in computer readable form. tement that the subsequently furnished written sequence listing does not onal application as filed has been furnished. element that the information recorded in computer readable form is identical mished.	examination (under Rule 55.2 and/ ional application, the international go beyond the disclosure in the
		ne description, pages	
		ne claims, Nos.	
	Lti	ne drawings, sheets/fig	
5.	This repo	ort has been established as if (some of) the amendments had not been made, sin the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**	ce they have been considered to go
and 70).17).	eets which have been furnished to the receiving Office in response to an invitate as "originally filed" and are not annexed to this report since they do not	contain amendments (Rule 70.16
** Any re	placemer	at sheet containing such amendments must be referred to under item 1 and annex	ed to this report.

V. Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement

1.	Statement			
	Novelty (N)	Claims	1-10	YES
		Claims		NO
	Inventive step (IS)	Claims	1-10	YES
		Claims		NO
	Industrial applicability (IA)	Claims	1-10	YES
		Claims		NO

2. Citations and explanations

The combination of steps described in Claim 1 is not included in the available prior art and cannot be derived in an obvious manner therefrom.

What is more, the combination of features described in Claim 9 is not included in the prior art and cannot be derived in an obvious manner therefrom.

It follows that Claims 1 and 9 fulfil the requirements of PCT Article 33(1) to 33(3).



Into Application No PCT/FR 00/02065

1 01 100			, , , , , , , , , , , , , , , , , , , ,
A CLASSII IPC 7	FICATION OF SUBJECT MATTER H01L21/768 H01L23/48		
According to	o International Patent Classification (IPC) or to both national classifica	ation and (PC	
	SEARCHED		
Minimum do	ocumentation searched (classification system followed by classification	on avmbols)	
IPC 7	H01L	 ,	
Documentat	tion searched other than minimum documentation to the extent that s	such documents are included in the fields s	earched
Electronic di	ata base consulted during the international search (name of data bar	se and, where practical, search terms used	(k
INSPEC	, EPO-Internal, PAJ		
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the rela	evant passages	Relevant to claim No.
A	EP 0 926 726 A (ST MICROELECTRONI 30 June 1999 (1999-06-30) figures 16-18	ICS SRL)	1,10-12
A	US 4 978 639 A (CHAN SIMON S ET 18 December 1990 (1990-12-18) the whole document	AL)	1,10-12
			ĺ
	-	-/	
		ł	
	*		
			į
	her documents are listed in the continuation of box C.	X Patent family members are listed	in annex.
	ategories of cited documents:	T' later document published after the inte	emational filing date
"A" docume	ent defining the general state of the art which is not dered to be of naticular relevance	or priority date and not in conflict with cited to understand the principle or the	the application but
"E" earlier o	dered to be of particular relevance document but published on or after the international	invention "X" document of particular relevance; the c	
"L" docume	aate ant which may throw doubts on priority claim(s) or	cannot be considered novel or cannot involve an inventive step when the do	be considered to
citation	is cred to establish the publication date of another o or other special reason (as specified)	"Y" document of particular relevance; the c	laimed Invention
"O" docume	ent referring to an oral disclosure, use, exhibition or means	cannot be considered to involve an involve a	ore other such docu-
"P" docume	ent published prior to the international filing date but	ments, such combination being obviou in the art. '&' document member of the same patent!	· · · · · · · · · · · · · · · · · · ·
Date of the	actual completion of the international search	Date of mailing of the international sea	
	4 September 2000	21/09/2000	
Name and n	mailing address of the ISA European Patent Office, P.B. 5818 Patentlaan 2	Authorized officer	
	NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Köniastein. C	

Form PCT/ISA/210 (second sheet) (July 1992)



Internet I Application No PCT/FR 00/02065

	ation) DOCUMENTS CONSIDERED TO BE RELEVANT	
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Ą	GULDAN A ET AL: "METHOD FOR PRODUCING VIA-CONNECTIONS IN SEMICONDUCTOR WAFERS USING A COMBINATION OF PLASMA AND CHEMICAL ETCHING" IEEE TRANSACTIONS ON ELECTRON DEVICES,US,IEEE INC. NEW YORK, vol. ED-30, no. 10, 1 October 1983 (1983-10-01), pages 1402-1403, XP002048887 ISSN: 0018-9383 the whole document	1,10-12



Internal I Application No PCT/FR 00/02065

Patent document cited in search report		Publication date	Patent family member(s)	Publication date
EP 0926726	Α	30-06-1999	NONE	
US 4978639	Α	18-12-1990	NONE	

MIS PAGE BLANK (USPTO)

CLAIMS

1. A method of fabricating conducting throughconnections between the front face (2) and the rear face (3) of a substrate (1), characterized in that it consists:

- in hollowing into the substrate (1), from the rear-face (3) side, cavities (5) having a depth (P_d) and a cross section which are defined so as to delimit studs (4) of defined cross section which are intended to provide for electrical conduction between the two faces (2, 3) and

10

- in filling in the cavities (5) with a dielectric material (7).
- 15 2. The method of fabricating conducting throughconnections between the front face (2) and the rear
 face (3) of a substrate (1) as claimed in claim 1,
 characterized in that the filling of the cavities (5)
 consists:
- in depositing the dielectric material (7) in the cavities (5),
 - in removing, from the surface of the substrate (1), the overflows of the deposit of dielectric material (7) by thinning the rear face (3)
- of the substrate /(1) until the stude (4) are uncovered.
 - 3. The method of fabricating conducting through-connections between the front face (2) and the rear face (3) of a substrate (1) as claimed in claim 1, characterized in that it consists, after delimiting the studs (4) and before filling in the cavities (5):
 - in metallizing the studs (4) by depositing a conducting layer (6) on the studs.
- 4. The method of fabricating conducting throughconnections between the front face (2) and the rear
 35 face (3) of a substrate (1) as claimed in claim 3,
 characterized in that the filling-in of the cavities
 (5) consists:
 - in depositing the dielectric material (7) in the cavities (5),

		•	
,			
	•		
•			
	,		

- in removing, from the surface of the substrate (1), the overflows of the deposit of the dielectric material (7) by thinning the rear face (3) of the substrate (1) until the studs (4) are uncovered,
- in removing the conducting layer (6) from the surface of the substrate (1), by thinning of the metallized faces (2, 3) of the substrate (1).

10

- 5. The method of fabricating conducting through-connections between the front face (2) and the rear face (3) of a substrate (1) as claimed in any one of claims 1 to 4, characterized in that it consists:
- in thinning the substrate (1) until the dielectric material contained in the cavities (5) is uncovered so as to make the studs (4) show through on the front face (2) of the substrate (1).
- 6. The method of fabricating conducting through-connections between the front face (2) and the rear face (3) of a substrate (1) as claimed in either of claims 1 and 2, characterized in that it consists:
- in hollowing the front face (2) of the substrate (1) opposite each stud until the dielectric material (7) contained in the cavities (5) is reached, so as to make the studs (4) show through on the front face (2) of the substrate (1).
- 7. The method of fabricating conducting through-connections between the front face (2) and the rear face (3) of a substrate (1) as claimed in any one of claims 1 to 6, characterized in that it consists:
- in physically forming the points (10) of 30 contact opposite each face of each stud (4) showing through by depositing a conducting material (11), insulated from the substrate, on each of these faces.
- 8. The method of fabricating conducting throughconnections between the front face (2) and the rear
 35 face (3) of a substrate (1) as claimed in claim 7,
 characterized in that the physical formation of the
 points (10) of contact consists:

			i.	·,	
	,				
		•			

- in depositing an insulating layer (8) on the same side $(2,\ 3)$ as the faces of the stude (4) showing through,
- in opening up a contact region (9) opposite each face of the studs (4) showing through by masking and etching of the insulating layer (8),
 - in depositing a conducting layer (11) on the same side (2, 3) as the faces of the stude (4) showing through,
- in cutting out the points (10) of contact by masking and etching of the conducting layer (11).
 - 9. The method of fabricating conducting through-connections between the front face (2) and the rear face (3) of a substrate (1) as claimed in any one of
- 15 claims 1 to 8, characterized in that the dielectric filling material (7) is glass.

claimed in any one of claims 1 to 5.

20

25

- 10. A substrate (1) of silicon equipped with conducting through-connections between its front face (2) and its rear face (3), characterized in that the conducting connections are obtained by a method as
- 11. A substrate (1) of silicon on insulator, the insulating layer (13) of which is arranged between two layers (12, 14) of silicon, the substrate (1) being equipped with conducting through-connections between its front face (2) and its rear face (3), characterized in that the conducting connections are obtained by a method as claimed in claim 6 and in that the bottom of

the cavities (5) consists of the insulating layer (13).

30 12. An insulating substrate (1) equipped with conducting through-connections between its front face (2) and its rear face (3), characterized in that the conducting connections are obtained by a method as claimed in any one of claims 3 to 5.

(12) DEMANDE IN NATIONALE PUBLIÉE EN VERTU DU TRATÉ DE COOPÉRATION EN MATIÈRE DE BREVETS (PCT)

(19) Organisation M ndiale de la Propriété Intellectuelle

Bureau international





(43) Date de la publication internationale 8 février 2001 (08.02.2001)

PCT

(10) Numéro de publication internationale WO 01/09944 A1

(51) Classification internationale des brevets⁷:

H01L 21/768, 23/48

(21) Numéro de la demande internationale:

PCT/FR00/02065

- (22) Date de dépôt international: 18 juillet 2000 (18.07.2000)
- (25) Langue de dépôt:

francais

(26) Langue de publication:

français

- (30) Données relatives à la priorité: 99/09938 30 juillet 1999 (30.07.1999) FR
- (71) Déposant (pour tous les États désignés sauf US): THOM-SON-CSF SEXTANT [FR/FR]; Aérodrome de Villacoublay, F-78140 Vélizy Villacoublay (FR).

(72) Inventeur; et

- (75) Inventeur/Déposant (pour US seulement): ROBERT, Philippe [FR/FR]; Thomson-CSF Propriété Intellectuelle, Département Brevets, 13, avenue du Président Salvador Allende, F-94117 Arcueil Cedex (FR).
- (74) Mandataire: GUERIN, Michel; Thomson-CSF Propriété Intellectuelle, Dépt. Brevets, 13, avenue du Président Salvador Allende, F-94117 Arcueil Cedex (FR).
- (81) État désigné (national): US.
- (84) États désignés (régional): brevet européen (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).


Publiée:

Avec rapport de recherche internationale.

[Suite sur la page suivante]

(54) Title: METHOD FOR PRODUCING VIA-CONNECTIONS IN A SUBSTRATE AND SUBSTRATE EQUIPPED WITH SAME

(54) Titre: PROCEDE DE FABRICATION DE CONNEXIONS TRAVERSANTES DANS UN SUBSTRAT ET SUBSTRAT EQUIPE DE TELLES CONNEXIONS



(57) Abstract: The invention concerns a method for producing conductive via-connections in a substrate and substrates equipped with such connections. The method for producing conductive via-connections between the front face (2) and the rear face (3) of a substrate consists in: producing in the substrate (1) on the side of the rear face (3), cavities (5) with predetermined depth and cross-section for defining pads (4) with specific cross-section designed to ensure electrical conduction between the two faces (2, 3) and filling up the cavities (5) with a dielectric material (7). The substrate is equipped with conductive via-connections between its front face (2) and its rear face (3). The conductive connections are provided by the pads (4) defined by the cavities (5) filled with a dielectric material (7). The invention is particularly applicable to substrates used for making microsensors.

(57) Abrégé: L'invention concerne les procédés de fabrication de connexions conductrices traversantes dans un substrat et les substrats équipés de telles connexions. Le procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) consiste: à creuser dans le substrat (1), du côté de la face arrière (3), des cavités (5) ayant une profondeur et une section déterminées pour délimiter des plots (4) de section déterminée destinés à assurer la conduction électrique entre les deux faces (2, 3) et à combler les cavités (5) avec un matériau diélectrique (7). Le substrat est équipé de connexions conductrices traversantes entre sa face avant (2) et sa face arrière (3). Les connexions conductrices sont assurées par des plots (4) délimités par des cavités (5) comblées avec un matériau diélectrique (7). Application, en particulier, à des substrats utilisés pour la fabrication de micro-capteurs.



VO 01/09944 A1

WO 01/09944 A1



En ce qui concerne les codes à deux lettres et autres abréviations, se référer aux "Notes explicatives relatives aux codes et abréviations" figurant au début de chaque numéro ordinaire de la Gazette du PCT.

la_s

...

Proc´d´ de fabrication de connexions traversant s dans un substrat et substrat équipé de telles connexions

L'invention concerne un procédé de fabrication de connexions conductrices traversantes entre la face avant et la face arrière d'un substrat ainsi qu'un substrat équipé de telles connexions conductrices.

5

25

L'invention s'applique notamment à des substrats destinés à accueillir une structure micro-électronique, telle qu'un capteur, une tête magnétique, un micro-actionneur, ou destinés à accueillir un circuit micro-électronique.

Le substrat peut être électriquement conducteur (par exemple en silicium, en polysilicium) ou isolant (par exemple en céramique).

Les connexions conductrices traversantes permettent d'assurer des contacts électriques discrets entre la face avant et la face arrière d'un substrat semiconducteur, isolant ou conducteur.

L'utilisation de connexions conductrices traversantes permet :

- de densifier le nombre de contacts électriques,
- d'assurer des contacts électriques sur un empilement de 20 substrats,
 - d'alimenter les composants par la face arrière du substrat lorsque le câblage ne peut pas être fait en face avant.

La technique couramment utilisée pour fabriquer ces connexions conductrices consiste à percer le substrat de part en part (par exemple par tir laser), à isoler électriquement le trou (dans le cas d'un substrat semiconducteur ou conducteur) et à remplir le trou par un matériau conducteur.

Dans la plupart des applications, le remplissage des trous doit être total pour permettre une reprise de contact électrique aisée, pour continuer les étapes technologiques concernant les faces avant et arrière après la fabrication des connexions conductrices et pour permettre une reprise de contact électrique après un éventuel amincissement du substrat en fin de procédé.

Le remplissage se fait généralement par une pâte conductrice 35 injectée sous pression (méthode utilisée pour réaliser les boîtiers microélectroniques). Bien qu'efficace, cette technique est assez « violente » et

15

20

25

30

génère des défauts sur les faces du substrat (éclats, rugosité, fissures, contraintes...). Cette technique peut même entraîner une perte d'isolation dans le cas de substrats semiconducteurs. Par ailleurs, la pâte est composée de particules métalliques mélangées à une solution à base de polymères et de solvants. Cette solution, qui sert de liant, doit être éliminée après remplissage. Cette élimination produit un retrait non négligeable du matériau conducteur qui peut être à l'origine de trous, responsables de perte de conduction. La pâte peut également être à l'origine de pollution, les polymères s'éliminant difficilement.

D'autres techniques ont été envisagées, en particulier celles décrites dans le document « Electrical Interconnections Through Semiconductor Wafers » de T.R.Anthony publié dans la revue Journal Application of Physic 52(8) d'août 1981. Il s'agit :

- de l'utilisation de procédés d'électrolyse qui conduisent généralement à un remplissage superficiel du trou dû à des problèmes de mouillage et à des effets de bord ou,
- du remplissage par un métal en fusion. Cette technique pose des problèmes de dilatation thermique. Les métaux à bas point de fusion (inférieur à la température de ramollissement du substrat) présentent un fort coefficient de dilatation thermique, souvent bien supérieur au substrat. Il en résulte des difficultés d'ordre mécanique (contraintes) ou technologique (risque de fissuration des couches déposées).

Un des buts de l'invention est de pallier les inconvénients précités.

A cet effet, l'invention a pour objet un procédé de fabrication de connexions conductrices traversantes entre la face avant et la face arrière d'un substrat. Le procédé consiste :

- à creuser dans le substrat, du côté de la face arrière, des cavités ayant une profondeur et une section déterminées pour délimiter des plots de section déterminée destinés à assurer la conduction électrique entre les deux faces et,
 - à combler les cavités avec un matériau diélectrique.

L'invention a également pour objet un substrat équipé de connexions conductrices traversantes entre sa face avant et sa face arrière. Les connexions conductrices sont constituées par des plots délimités par le

15

20

25

30

35

creusement de cavités, dans la face arrière du substrat. Ces cavités sont comblées par un matériau diélectrique.

Le procédé consiste à réaliser les connexions conductrices traversantes en délimitant dans le substrat (semi-conducteur, isolant ou conducteur) des plots qui vont servir de passages conducteurs entre la face arrière et la face avant du substrat. La délimitation est effectuée en creusant des cavités. Les cavités sont comblées par un matériau diélectrique pour assurer la tenue mécanique et l'isolation électrique des plots.

L'usage d'un isolant, comme matériau de remplissage des cavités creusées, présente l'avantage d'offrir un coefficient de dilatation thermique proche de celui des substrats couramment utilisés en micro-électronique.

En outre, après remplissage, un amincissement du substrat sur les deux faces permet d'enlever les courts-circuits dus au substrat et les surplus du matériau de remplissage.

L'invention a en outre pour avantage qu'elle permet :

- une reprise de contact électrique simple, même après amincissement du substrat, et
 - une très bonne isolation électrique des passages conducteurs.

Le substrat peut être isolant (par exemple en céramique) ou faiblement conducteur (par exemple un semi-conducteur faiblement dopé). Dans ces cas un dépôt métallique est fait ou peut être fait sur les plots avant remplissage des cavités afin d'assurer la conductivité électrique des plots.

Dans le cas de l'utilisation d'un substrat silicium de type silicium sur isolant plus connu par le sigle SOI, abréviation des termes anglo-saxons Silicon on Insulator, l'amincissement du substrat destiné à couper les courts-circuits après remplissage peut être remplacée par une gravure des couches de silicium et d'oxyde du côté de la face avant pour rendre les plots débouchants.

Un substrat, équipé de connexions conductrices traversantes obtenues par un procédé selon l'invention, peut intervenir pour délimiter une enceinte. Le substrat peut permettre d'effectuer un scellement de l'enceinte de manière à ce que l'atmosphère dans l'enceinte soit parfaitement connue avec, en particulier, une pression pouvant être utilisée comme pression de référence. L'étanchéité de l'enceinte n'est en rien affectée par les connexions conductrices traversantes constituées par les plots. En effet, d'une part, les

25

30

connexions conductrices traversantes obtenues par un procédé selon l'invention laissent la face avant du substrat parfaitement plane et, d'autre part, le matériau diélectrique comble la cavité de manière totalement hermétique. La possibilité de pouvoir effectuer un scellement joue un rôle primordial, en particulier pour la fabrication de micro-capteurs.

D'autres caractéristiques et avantages de l'invention apparaîtront à l'aide de la description qui suit. La description est faite en regard des figures annexées qui représentent :

- la figure 1, un substrat à l'issue d'une première étape du 10 procédé,
 - la figure 2, une loupe sur un plot,
 - la figure 3, un substrat à l'issue d'une deuxième étape du procédé,
- la figure 4, un substrat à l'issue d'une troisième étape du 15 procédé,
 - la figure 5, un substrat à l'issue d'une quatrième étape du procédé,
 - la figure 6, un substrat à l'issue d'une cinquième étape du procédé,
 - la figure 7, un substrat à l'issue d'une sixième étape du procédé.
 - la figure 8, un substrat à l'issue d'une septième étape du procédé,
 - les figures 9 à 14, les étapes du procédé mis en œuvre avec un substrat constitué d'un empilement de couches.

La figure 1 représente un substrat 1 ayant une face avant 2 et une face arrière 3. Le substrat 1 est couramment en silicium, mais il peut être d'une autre nature, en céramique par exemple. Le procédé selon l'invention s'applique aussi bien à un substrat faiblement conducteur (un semi-conducteur comme le silicium éventuellement dopé), qu'à un substrat isolant (céramique) ou bien à un substrat conducteur.

La première étape du procédé consiste à délimiter des plots 4 dans le substrat 1. Ces plots 4 sont destinés à assurer une connexion électrique à travers le substrat 1. Les plots 4 sont avantageusement formés dans le substrat 1 lui-même.

30

La délimitation d'un plot 4 est effectuée en creusant une cavité 5 dans la face arrière 3 du substrat 1. Suivant l'exemple de la figure 1, la cavité 5 a une section circulaire en forme de couronne. Cette couronne a une largeur l_d et un diamètre 2 x (l_p + l_d) avec une partie pleine de diamètre 2 x l_p qui constitue le plot. La cavité 5 a une profondeur Pd inférieure à l'épaisseur e du substrat 1. La section de la cavité 5 peut ne pas être circulaire, mais carré, rectangulaire, etc....II en est de même pour la section du plot 4 ; la section du plot pouvant être de forme différente de celle de la cavité.

Le creusement d'une cavité 5 est obtenu par des techniques connues. Une des techniques connues consiste, à l'aide d'un masque par exemple en résine ou en oxyde, à effectuer une gravure sèche anisotrope. Une autre technique connue consiste, à l'aide d'un masque, à effectuer une gravure chimique. Pour un substrat en silicium d'épaisseur e = 525 μm, la profondeur P_d de la cavité 5 est de l'ordre de 300 μm. Pour un substrat en céramique le creusement est généralement effectué par un usinage mécanique du substrat.

La figure 2 est une loupe sur un plot. Le plot 4, de diamètre 2 x l_p , est délimité par la cavité 5 en forme de couronne cylindrique de largeur l_d . Par exemple, le plot 4 a un diamètre 2 x l_p = 50 μ m et la cavité 5 une largeur l_d = 50 μ m.

La figure 3 illustre la deuxième étape du procédé. Cette deuxième étape est optionnelle, elle est nécessaire lorsque le substrat 1 n'est pas suffisamment conducteur, par exemple pour un substrat en céramique. Cette étape consiste à effectuer le dépôt d'une couche mince conductrice 6 qui a pour fonction d'augmenter la conductivité du plot. En fonction de la technique utilisée pour effectuer le dépôt, la couche 6 est déposée uniquement sur la face arrière ou bien simultanément sur les deux faces.

La technique utilisée doit permettre un dépôt sur toute la hauteur P_d du plot. Au terme de cette étape, la surface de la face arrière, et éventuellement de la face avant, est totalement recouverte d'une couche mince conductrice ; la surface de la face arrière comprenant la surface des plots 4 jusqu'au fond des cavités 5. Une technique de dépôt chimique en phase vapeur, par exemple de tungstène (W), permet d'obtenir un dépôt d'une couche conductrice 6 conformément à la description ci-dessus. Une

20

25

30

telle technique est connue sous les sigles CVD, abréviation des termes anglo-saxons Chemical Vapor Deposition.

La figure 4 illustre la troisième étape du procédé. Les cavités 5 sont comblées par un matériau 7 déterminé. Le matériau 7 doit être isolant ou peu conducteur pour isoler le plot du reste du substrat 1 lorsque ce dernier est conducteur. La technique de dépôt consiste typiquement en un dépôt par fusion. Le procédé permet d'utiliser des matériaux ayant un faible coefficient de dilatation thermique. Le matériau peut avantageusement avoir un coefficient de dilatation thermique très proche de celui du silicium, dans le cas d'un substrat en silicium, tout en ayant une température de fusion inférieure à celle du silicium. Le faible coefficient de dilatation thermique permet d'éviter les problèmes ardus liés à la différence de coefficient de dilatation thermique entre le matériau de remplissage et le substrat ; problèmes auxquels sont confrontées certaines techniques de connexion connues.

Le matériau retenu peut être du verre, déposé par fusion.

Le matériau 7 assure, en plus d'une fonction d'isolation, nécessaire lorsque le substrat est conducteur, une fonction de maintien du plot 4. Le matériau 7 solidarise le plot 4 sur sa hauteur avec le substrat 1. Le matériau 7 peut, en outre, participer à la délimitation d'une enceinte étanche.

En fonction des techniques de dépôt utilisées, le matériau déposé peut recouvrir la totalité de la face arrière comme l'illustre la figure 4.

La figure 5 illustre la quatrième étape du procédé.

Cette étape permet de découvrir le substrat en retirant les couches indésirables de surface. Lorsque le diélectrique 7 déborde des cavités 5, il faut le retirer en amincissant la face arrière 3 du substrat 1. L'amincissement peut consister en un rodage, un polissage, une gravure ou une combinaison de ces différentes techniques. Le rodage consiste en une abrasion qui a pour inconvénient de laisser une surface ayant un état de surface rayé. Pour remédier à cet inconvénient, l'abrasion est suivie d'un polissage pour obtenir un état de surface lisse. Une technique de polissage est communément connue sous les sigles CMP, abréviation des termes anglo-saxons Chemical Mechanical Planarisation. Cette technique a un double effet, mécanique et chimique, qui permet d'obtenir une surface lisse. Le polissage est particulièrement important lorsqu'il n'y a pas eu la deuxième

WO 01/09944

5

étape. C'est-à-dire lorsqu'il n'y a pas eu de dépôt d'une couche conductrice. La gravure peut consister en une gravure sèche ou humide. Une gravure sèche met en œuvre un plasma, une gravure humide met en œuvre un bain chimique.

L'amincissement, ci-dessus décrit, peut permettre de retirer la couche conductrice (déposée lors de la deuxième étape), de la face arrière 3 et de la face avant 2 si la couche conductrice est présente sur cette dernière. Le retrait de la couche conductrice peut être effectué de manière indépendante ou complémentaire par une technique spécifique connue. Par exemple, par une gravure sèche ou une gravure humide. La gravure sèche peut être du type RIE, abréviation des termes anglo-saxons Reactive Ion Etching.

Au terme de la quatrième étape, le substrat comprend un ensemble de plots 4. Cet ensemble peut comprendre un seul plot 4. La densité maximale de plots pouvant être délimités dans un substrat de taille donnée dépend, en particulier, des performances de la technique de gravure utilisée lors de la première étape. Les cavités 5, comblées par un matériau diélectrique 7, assurent la tenue mécanique et l'isolation électrique des plots 4. Le matériau 7 peut, en outre, participer à la délimitation d'une enceinte étanche. L'usage d'un diélectrique, comme matériau de remplissage des cavités creusées, présente l'avantage d'offrir un coefficient de dilatation thermique proche de celui des substrats couramment utilisés en micro-électronique. Le procédé permet de résoudre les problèmes liés à la différence de coefficient de dilatation thermique entre le substrat et le matériau de remplissage. Le procédé s'affranchit, en outre, des problèmes de retrait et de pollution.

La cinquième étape, figure 6, permet d'éliminer le court-circuit entre le plot 4 et la face avant 2 du substrat 1. L'élimination est effectuée par un amincissement de la face avant suivant une technique connue. Une première technique peut consister à roder par abrasion la face avant 2 du substrat 1, une deuxième technique peut consister en une gravure sèche ou une gravure humide, une troisième technique peut consister en une combinaison de rodage, gravure et polissage. Les plots 4, éventuellement métallisés 6, sont des éléments conducteurs qui permettent d'établir des connexions électriques traversantes entre les deux faces 2, 3 du substrat 1.

WO 01/09944 PCT/FR00/02065

8

La face avant 2 du substrat 1 est généralement destinée à l'implantation d'une fonction électronique ou d'une microstructure, un microcapteur par exemple. Les plots 4 permettent, par exemple, d'alimenter le microcapteur par la face arrière 3 en assurant une connexion électrique entre la face arrière 3 et des points de contact au sein du circuit du microcapteur. Les plots 4 permettent de disposer de points de contact qui n'affectent pas la planéité de la surface de la face avant 2 du substrat 1. Un substrat 1, équipé de plots 4 obtenus selon un procédé selon l'invention, peut intervenir pour délimiter une enceinte. Le substrat peut permettre d'effectuer un scellement de l'enceinte de manière à ce que l'atmosphère dans l'enceinte soit parfaitement connue avec, en particulier, une pression pouvant être utilisée comme pression de référence. L'étanchéité de l'enceinte n'est en rien affectée par les connexions conductrices traversantes constituées par les plots. En effet, à l'issue de la cinquième étape, la face avant 2 du substrat 1 est parfaitement plane.

La sixième étape, figure 7, consiste à déposer une couche mince isolante 8 sur les deux faces 2, 3 du substrat 1 et à ouvrir des zones de contact 9 en regard des plots 4. Le dépôt d'une couche mince isolante 8 est effectué par une technique connue, par exemple du type plasma comme la technique connue sous le sigle PECVD, abréviation des termes anglosaxons Plasma Enhance Chemical Vapor Deposition.

15

20

25

30

35

L'ouverture des zones de contact 9 peut être effectuée par masquage et gravure de la couche isolante 8. Le masquage peut être effectué par photolithographie.

La septième étape, figure 8, consiste à matérialiser les points 10 de contact en regard des plots 4. La matérialisation est effectuée par des techniques connues qui consistent à déposer une couche mince conductrice 11 sur les deux faces 2, 3 du substrat 1 et, à découper les points 10, par exemple par masquage et gravure de la couche conductrice 11. Le masquage peut être effectué par photolithographie.

Les figures 9 à 14 illustrent une mise en œuvre du procédé avec un substrat constitué d'un empilement de couches. Ce substrat 1 peut être de type S0I, abréviation des termes anglo-saxons Silicium On Insulator. La première couche 12 de l'empilement est composée de silicium. La face libre de la première couche correspond à la face arrière 3 du substrat. La

WO 01/09944

PCT/FR00/02065

9

deuxième couche 13 de l'empilement est une couche isolante. Elle est constituée d'un oxyde de silicium. La troisième couche 14 de l'empilement est composée de silicium. Sa face libre correspond à la face avant 2 du substrat. Un substrat S0I a, par exemple, pour épaisseur :

1^{ère} couche : 500 µm

5

20

25

30

2^{ème} couche: 0,4 µm

 $3^{\text{ème}}$ couche : de 0,2 μm à plusieurs μm .

La troisième couche 14 est généralement réservée à la fabrication de fonctions électroniques ou à la réalisation de microstructures, par 10 exemple un microcapteur, un microactionneur, etc., ...

La figure 9 illustre la première étape du procédé. Suivant cette mise en œuvre les cavités 5 sont creusées jusqu'à découvrir la couche isolante 13.

Lors de la mise en œuvre du procédé avec un substrat de type S0I, la deuxième étape n'existe pas.

La figure 10 illustre la troisième étape du procédé. Le type de substrat ne modifie pas la mise en œuvre de la troisième étape ; cette étape se déroule selon la description faite en regard de la figure 4.

La figure 11 illustre la quatrième étape du procédé. Le type de substrat ne modifie pas la mise en œuvre de la quatrième étape ; cette étape se déroule selon la description faite en regard de la figure 5.

Lors de la mise en œuvre du procédé avec un substrat constitué d'un empilement de couches, en particulier du type S0I, la cinquième étape n'existe pas.

La figure 12 illustre la sixième étape du procédé. Etant donné que les plots 4 ne sont pas apparents sur la face avant 2, le dépôt de la couche mince isolante 8 est effectué seulement sur la face arrière 3. Le dépôt se déroule suivant la description faite en regard de la figure 7 avec pour limitation un dépôt sur la face arrière 3.

La figure 13 illustre la septième étape du procédé. La mise en œuvre est différente de celle décrite en regard de la figure 8 dans la mesure où les points 10 de contacts sont présents uniquement sur la face arrière 3.

Pour obtenir un plot traversant, des étapes complémentaires sont nécessaires. Elles sont illustrées par la figure 14. Elles consistent :

- à graver la troisième couche 14 et la deuxième couche 13 à partir de la face avant 2 en utilisant un masque. La gravure est effectuée jusqu'au plot 4, suivant une technique identique à celle décrite en regard de la figure 1, pour découvrir le plot et seulement une partie du diélectrique.
- à matérialiser les points 10 de contact sur la face avant 2 suivant une technique proche de celle décrite en regard de la figure 13. Pour les points 10 de contact de la face avant, la section de gravure de la couche isolante 8 est inférieure à la section de gravure des troisième et deuxième couches du substrat.

20

25

REVENDICATIONS

- 1. Procédé de fabrication de connexions conductrices
 5 traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1), caractérisé en ce qu'il consiste :
 - à creuser dans le substrat (1), du côté de la face arrière (3), des cavités (5) ayant une profondeur (P_d) et une section déterminées pour délimiter des plots (4) de section déterminée destinés à assurer la conduction électrique entre les deux faces (2, 3) et,
 - à combler les cavités (5) avec un matériau diélectrique (7).
- 2. Procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1)
 15 selon la revendication 1, caractérisé en ce que le comblement des cavités (5) consiste :
 - à déposer le matériau diélectrique (7) dans les cavités (5),
 - à retirer, de la surface du substrat (1), les débordements du dépôt du matériau diélectrique (7) en amincissant la face arrière (3) du substrat (1) jusqu'à découvrir les plots (4).
 - 3. Procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) selon la revendication 1, caractérisé en ce qu'il consiste, après délimitation des plots (4) et avant le comblement des cavités (5),
 - à métalliser les plots (4) en effectuant le dépôt d'une couche conductrice (6) sur les plots.
- 4. Procédé de fabrication de connexions conductrices
 30 traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) selon la revendication 3, caractérisé en ce que le comblement des cavités (5) consiste :
 - à déposer le matériau diélectrique (7) dans les cavités (5),
- à retirer, de la surface du substrat (1), les débordements du 35 dépôt du matériau diélectrique (7) en amincissant la face arrière (3) du substrat (1) jusqu'à découvrir les plots (4),

- à retirer la couche conductrice (6), de la surface du substrat (1), par un amincissement des faces (2, 3) métallisées du substrat (1).
- 5. Procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il consiste :
- à amincir le substrat (1) jusqu'à découvrir le matériau diélectrique contenu dans les cavités (5) pour rendre les plots (4) débouchants sur la face avant (2) du substrat (1).
 - 6. Procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) selon l'une quelconque des revendications 1 et 2, caractérisé en ce qu'il consiste :
 - à creuser la face avant (2) du substrat (1) en regard de chaque plot jusqu'à atteindre le matériau diélectrique (7) contenu dans les cavités (5) pour rendre les plots (4) débouchants sur la face avant (2) du substrat (1).
- 7. Procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il consiste :
- à matérialiser les points de contacts (10) en regard de chaque 25 face débouchante de chaque plot (4) en déposant sur ces faces un matériau conducteur (11) isolé du substrat.
- 8. Procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1)
 30 selon la revendication 7, caractérisé en ce que la matérialisation des points de contacts (10) consiste :
 - à déposer une couche isolante (8) du côté (2, 3) des faces débouchantes des plots (4),

WO 01/09944 PCT/FR00/02065

- à ouvrir une zone de contact (9) en regard de chaque face débouchante des plots (4) par masquage et gravure de la couche isolante (8),
- à déposer une couche conductrice (11) du côté (2, 3) des faces débouchantes des plots (4),
 - à découper les points de contact (10) par masquage et gravure de la couche conductrice (11).
- 9. Procédé de fabrication de connexions conductrices traversantes entre la face avant (2) et la face arrière (3) d'un substrat (1) selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le matériau diélectrique (7) de comblement est du verre.
- 10. Substrat (1) de silicium équipé de connexions conductrices traversantes entre sa face avant (2) et sa face arrière (3), caractérisé en ce que les connexions conductrices sont obtenues par un procédé selon l'une quelconque des revendications 1 à 5.
 - 11. Substrat (1) de silicium sur isolant dont la couche isolante (13) est disposée entre deux couches (12, 14) de silicium, le substrat (1) étant équipé de connexions conductrices traversantes entre sa face avant (2) et sa face arrière (3), caractérisé en ce que les connexions conductrices sont obtenues par un procédé selon la revendication 6 et en ce que le fond des cavités (5) est constitué par la couche isolante (13).


20


25


12. – Substrat (1) isolant équipé de connexions conductrices traversantes entre sa face avant (2) et sa face arrière (3), caractérisé en ce que les connexions conductrices sont obtenues par un procédé selon l'une quelconque des revendications 3 à 5.


THIS PAGE BLANK (USPTO)


















THIS PAGE BLANK (USPTO)
















HIS PAGE BLANK (USPTO)












THIS PAGE BLANK (USPTO)

INTERNATIONAL SEARCH REPORT



A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H01L21/768 H01L23/48 According to International Patent Classification (IPC) or to both national classification and IPC **B. FIELDS SEARCHED** Minimum documentation searched (classification system followed by classification symbols) IPC 7 H01L Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international search (name of data base and, where practical, search terms used) INSPEC, EPO-Internal, PAJ C. DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. EP 0 926 726 A (ST MICROELECTRONICS SRL) 1,10-12 30 June 1999 (1999-06-30) figures 16-18 US 4 978 639 A (CHAN SIMON S ET AL) Α 1,10-12 18 December 1990 (1990-12-18) the whole document -/--

Further documents are listed in the continuation of box C.	χ Patent family members are listed in annex.
 Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed 	To later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention. "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone. "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art. "&" document member of the same patent family
Date of the actual completion of the International search 14 September 2000	Date of mailing of the international search report 21/09/2000
Name and mailing address of the ISA European Patent Office, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo ni, Fax: (+31-70) 340-3016	Authorized officer Königstein, C

INTERNATIONAL SEARCH REPORT

cT/FR 00/02065

		CT/FR 00/02065					
	(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT						
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.					
	GULDAN A ET AL: "METHOD FOR PRODUCING VIA-CONNECTIONS IN SEMICONDUCTOR WAFERS USING A COMBINATION OF PLASMA AND CHEMICAL ETCHING" IEEE TRANSACTIONS ON ELECTRON DEVICES, US, IEEE INC. NEW YORK, vol. ED-30, no. 10, 1 October 1983 (1983-10-01), pages 1402-1403, XP002048887 ISSN: 0018-9383 the whole document	1,10-12					

INTERNATIONAL SEARCH REPORT

ion on patent family members

I Application No 1/FR 00/02065

Patent document cited in search report		Publicati n dat	Patent family m mber(s)	Publication dat	
EP 0926726	Α	30-06-1999	NONE		
US 4978639	A	18-12-1990	NONE		

Form PCT/ISA/210 (patent family ennex) (July 1992)

THIS PAGE BLANK (USPTO)

RAPPORT DE RECHERCHE INTERNATIONALE



A. CLASSEMENT DE L'OBJET DE LA DEMANDE CIB 7 H01L21/768 H01L23/48

Selon la classification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB

B. DOMAINES SUR LESQUELS LA RECHERCHE A PORTE

Documentation minimale consultée (système de classification suivi des symboles de classement) CIB 7 H01L

Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche

Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si réalisable, termes de recherche utilisés)
INSPEC, EPO-Internal, PAJ

C. DOCUM	DOCUMENTS CONSIDERES COMME PERTINENTS						
Catégorie °	Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no. des revendications visées					
Α	EP 0 926 726 A (ST MICROELECTRONICS SRL) 30 juin 1999 (1999-06-30) figures 16-18	1,10-12					
A	US 4 978 639 A (CHAN SIMON S ET AL) 18 décembre 1990 (1990-12-18) 1e document en entier -/	1,10-12					
X Voir	a suite du cadre C pour la fin de la liste des documents X Les documents de familles	de brevets sont indiqués en annexe					

	<u></u>
"A" document définissant l'état général de la technique, non considéré comme particulièrement pertinent "E" document antérieur, mais publié à la date de dépôt international ou après cette date "L" document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'indiquée) "O" document se référant à une deulgation orale, à un usage, à une exposition ou tous autres moyens "P" document publié avant la date de dépôt international, mais postérieurement à la date de priorité revendiquée	 To document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenenant pas à l'état de la technique pertinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention "X" document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré isolèment "Y" document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme impliquant une activité inventive lorsque le document et associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente pour une personne du métier "&" document qui fait partie de la même tamille de brevets
Date à laquelle la recherche internationale a été effectivement achevée 14 septembre 2000	Date d'expédition du présent rapport de recherche internationale 21/09/2000
Nom et adresse postale de l'administration chargée de la recherche internationale Office Européen des Brevets, P.B. 5818 Patentiaan 2 NL – 2280 HV Rijswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo nl, Fax: (+31–70) 340–3016	Fonctionnaire autorisé Königstein, C

RAPPORT DE RECHERCHE INTERNATIONALE


manc ternationale No CT/FR 00/02065

CT/FR 00						
teentrineation des documents cités, avec, le cas échéant, l'indicationdes passages pertinents	no. des revendications visée					
GULDAN A ET AL: "METHOD FOR PRODUCING VIA-CONNECTIONS IN SEMICONDUCTOR WAFERS USING A COMBINATION OF PLASMA AND CHEMICAL ETCHING" IEEE TRANSACTIONS ON ELECTRON DEVICES, US, IEEE INC. NEW YORK, vol. ED-30, no. 10, 1 octobre 1983 (1983-10-01), pages 1402-1403, XP002048887 ISSN: 0018-9383 le document en entier	1,10-12					
	GULDAN A ET AL: "METHOD FOR PRODUCING VIA-CONNECTIONS IN SEMICONDUCTOR WAFERS USING A COMBINATION OF PLASMA AND CHEMICAL ETCHING" IEEE TRANSACTIONS ON ELECTRON DEVICES, US, IEEE INC. NEW YORK, vol. ED-30, no. 10, 1 octobre 1983 (1983-10-01), pages 1402-1403, XP002048887 ISSN: 0018-9383					

RAPPORT DE RECHT PCHE INTERNATIONALE

Renseignements relatifs aux

res de familles de brevets



Document brevet cité au rapport de recherche		Date de publication	Membre(s) d la famille d brevet(s)	Date d publication	
EP	0926726	Α	30-06-1999	AUCUN	<u> </u>
US	4978639	A	18-12-1990	AUCUN	

THIS PAGE BLANK (USPTO)